MIPS: различия между версиями
Sauron (обсуждение | вклад) (→Регистры: псевдонимы) |
Sauron (обсуждение | вклад) (→Ссылки: категория) |
||
| Строка 27: | Строка 27: | ||
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set] | * [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set] | ||
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture] | * [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture] | ||
[[Категория:Микропроцессоры]] | |||
Версия от 21:00, 14 августа 2017
MIPS — 32-битная RISC-архитектура процессоров.
Регистры
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются r0-r31. Регистр r0 доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:
- 0
$zero— константа 0 - 1
$at— зарезервировано для ассемблера - 2-3
$v0-v1 - 4-7
$a0-a3 - 8-15
$t0-t7 - 16-23
$s0-s7 - 24-25
$t8-t9 - 26-27
$k0-k1 - 28
$gp— указатель на глобальные данные - 29
$sp— указатель стека - 30
$fp— указатель на кадр локальных данных - 31
$ra— адрес возврата из процедуры
Управляющий сопроцессор
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.
Также этот сопроцессор ответственен за механизм внутрисхемной отладки EJTAG. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством JTAG. EJTAG стандартизирован в документах MIPS EJTAG Specification.
Ссылки
MIPS32™ Architecture For Programmers