MIPS - История изменений

Sauron: /* Регистры */ оформление

2017-08-16T17:10:04Z

Регистры: оформление

← Предыдущая версия		Версия от 20:10, 16 августа 2017
Строка 18:		Строка 18:
	\| Зарезервировано для ассемблера		\| Зарезервировано для ассемблера
	\|-		\|-
	\| ~~2-3~~		\| 2—3
	\| <code>$v0-v1</code>		\| <code>$v0-v1</code>
	\|		\|
	\|-		\|-
	\| ~~4-7~~		\| 4—7
	\| <code>$a0-a3</code>		\| <code>$a0-a3</code>
	\|		\|
	\|-		\|-
	\| ~~8-15~~		\| 8—15
	\| <code>$t0-t7</code>		\| <code>$t0-t7</code>
	\|		\|
	\|-		\|-
	\| ~~16-23~~		\| 16—23
	\| <code>$s0-s7</code>		\| <code>$s0-s7</code>
	\|		\|
	\|-		\|-
	\| ~~24-25~~		\| 24—25
	\| <code>$t8-t9</code>		\| <code>$t8-t9</code>
	\|		\|
	\|-		\|-
	\| ~~26-27~~		\| 26—27
	\| <code>$k0-k1</code>		\| <code>$k0-k1</code>
	\| Зарезервировано для ядра операционной системы		\| Зарезервировано для ядра операционной системы

Sauron: /* Регистры */

2017-08-16T17:06:33Z

Регистры

@@ Строка 4: / Строка 4: @@
 Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:
-* 0 <code>$zero</code> — константа 0
+{| class="wikitable" border="1"
-* 1 <code>$at</code> — зарезервировано для ассемблера
+|-
-* 2-3 <code>$v0-v1</code>
+! Номер
-* 4-7 <code>$a0-a3</code>
+! Псевдоним
-* 8-15 <code>$t0-t7</code>
+! Описание
-* 16-23 <code>$s0-s7</code>
+|-
-* 24-25 <code>$t8-t9</code>
+| 0
-* 26-27 <code>$k0-k1</code>
+| <code>$zero</code>
-* 28 <code>$gp</code> — указатель на глобальные данные
+| Константа 0
-* 29 <code>$sp</code> — указатель стека
+|-
-* 30 <code>$fp</code> — указатель на кадр локальных данных
+| 1
-* 31 <code>$ra</code> — адрес возврата из процедуры
+| <code>$at</code>
 == Управляющий сопроцессор ==

Sauron: /* Ссылки */ категория

2017-08-14T18:00:21Z

Ссылки: категория

← Предыдущая версия		Версия от 21:00, 14 августа 2017
Строка 27:		Строка 27:
	* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]		* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
	* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]		* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

			[[Категория:Микропроцессоры]]

Sauron: /* Регистры */ псевдонимы

2017-08-14T17:55:22Z

Регистры: псевдонимы

@@ Строка 2: / Строка 2: @@
 == Регистры ==
-Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.
+Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:
 == Управляющий сопроцессор ==

Sauron: /* Управляющий сопроцессор */ EJTAG

2017-08-14T17:45:35Z

Управляющий сопроцессор: EJTAG

← Предыдущая версия		Версия от 20:45, 14 августа 2017
Строка 6:		Строка 6:
	== Управляющий сопроцессор ==		== Управляющий сопроцессор ==
	В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.		В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

			Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

	== Ссылки ==		== Ссылки ==

Sauron: источники

2017-08-14T17:38:40Z

источники

← Предыдущая версия		Версия от 20:38, 14 августа 2017
Строка 6:		Строка 6:
	== Управляющий сопроцессор ==		== Управляющий сопроцессор ==
	В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.		В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

			== Ссылки ==
			'''MIPS32™ Architecture For Programmers'''
			* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
			* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
			* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

Sauron: +управляющий сопроцессор

2017-08-14T17:34:09Z

+управляющий сопроцессор

← Предыдущая версия		Версия от 20:34, 14 августа 2017
Строка 3:		Строка 3:
	== Регистры ==		== Регистры ==
	Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.		Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.

			== Управляющий сопроцессор ==
			В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Sauron: Новая страница: «'''MIPS''' — 32-битная RISC-архитектура процессоров. == Регистры == Процессор MIPS содержит 32 регис…»

2017-08-14T17:30:21Z

Новая страница: «'''MIPS''' — 32-битная RISC-архитектура процессоров. == Регистры == Процессор MIPS содержит 32 регис…»

Новая страница

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.