Ириша/Техническая информация - История изменений

Panther: /* Адресное пространство */

2026-04-01T08:37:59Z

Адресное пространство

← Предыдущая версия		Версия от 11:37, 1 апреля 2026
Строка 18:		Строка 18:
	[[Изображение:Irisha MM ROM.png\|500px\|center]]		[[Изображение:Irisha MM ROM.png\|500px\|center]]

	Адрес ПЗУ формируется из трех адресных линий процессора A13, A14, A15, что позволяет управлять памятью подстраницами по 8Кб, и выходами ППА PC2 и PC3. Выходы подключаются следующим образом: MA14, MA15, MP0, MP1 — на шину, <span style="text-decoration: overline;">MS3</span>, <span style="text-decoration: overline;">MS4</span> — на ПЗУ BIOS (8+8 Кб), <span style="text-decoration: overline;">MS1</span>, <span style="text-decoration: overline;">MS2</span> в стандартной прошивке не используются.		Адрес ПЗУ диспетчера формируется из трех адресных линий процессора A13, A14, A15, что позволяет управлять памятью подстраницами по 8Кб, и выходами ППА PC2 и PC3. Выходы подключаются следующим образом: MA14, MA15, MP0, MP1 — на шину, <span style="text-decoration: overline;">MS3</span>, <span style="text-decoration: overline;">MS4</span> — на ПЗУ BIOS (8+8 Кб), <span style="text-decoration: overline;">MS1</span>, <span style="text-decoration: overline;">MS2</span> в стандартной прошивке не используются.

	Сигналы MC1 и MC2 формируются схемой монтажного ИЛИ элементами с открытым коллектором. Сразу после сброса они устанавливаются в 0 специальным триггером, что выбирает карту памяти 0. После обращения к ППА триггер устанавливается в 1 и эти линии начинают контролироваться выходами ВВ55.		Сигналы MC1 и MC2 формируются схемой монтажного ИЛИ элементами с открытым коллектором. Сразу после сброса они устанавливаются в 0 специальным триггером, что выбирает карту памяти 0. После обращения к ППА триггер устанавливается в 1 и эти линии начинают контролироваться выходами ВВ55.

Panther: /* Расширение ROM */

2026-04-01T08:14:13Z

Расширение ROM

← Предыдущая версия		Версия от 11:14, 1 апреля 2026
Строка 344:		Строка 344:

	[[Изображение:Irisha ext rom.png\|400px\|center]]		[[Изображение:Irisha ext rom.png\|400px\|center]]

			Для использования в имени файла латинских букв или смешивания кодировок может потребоваться использование символов переключения подстраниц КОИ7 – 0x0E и 0x0F.

	[[Категория:Ириша]]		[[Категория:Ириша]]

Panther: /* Видеоконтроллер */

2026-04-01T08:10:58Z

Видеоконтроллер

← Предыдущая версия		Версия от 11:10, 1 апреля 2026
Строка 178:		Строка 178:
	[[Изображение:Irisha vodeomodes.png\|700px\|center]]		[[Изображение:Irisha vodeomodes.png\|700px\|center]]

	Объем памяти, необходимой для режима 1 – 8000 байт (страницы выровнены по границе 8 Кб), для режимов 2 и 3 – 16000 байт.		Объем памяти, необходимой для режима 1 – 8000 байт (страницы выровнены по границе 8 Кб), для режимов 2 и 3 – 16000 байт. Участки памяти от конца экрана до границы страницы 8 или 16 Кб могут использоваться ПО по своему усмотрению.

	== Регистры управления видеоконтроллером ==		== Регистры управления видеоконтроллером ==

Panther: /* Адресное пространство */

2026-04-01T08:08:22Z

Адресное пространство

← Предыдущая версия		Версия от 11:08, 1 апреля 2026
Строка 22:		Строка 22:
	Сигналы MC1 и MC2 формируются схемой монтажного ИЛИ элементами с открытым коллектором. Сразу после сброса они устанавливаются в 0 специальным триггером, что выбирает карту памяти 0. После обращения к ППА триггер устанавливается в 1 и эти линии начинают контролироваться выходами ВВ55.		Сигналы MC1 и MC2 формируются схемой монтажного ИЛИ элементами с открытым коллектором. Сразу после сброса они устанавливаются в 0 специальным триггером, что выбирает карту памяти 0. После обращения к ППА триггер устанавливается в 1 и эти линии начинают контролироваться выходами ВВ55.

	ОЗУ всегда находится на дополнительных платах, которые должны обрабатывать в том числе ~~дополнительные~~ сигналы P0 и P1. Стандартная прошивка ПЗУ диспетчера памяти подразумевает следующую конфигурацию:		ОЗУ всегда находится на дополнительных платах, которые должны обрабатывать в том числе сигналы P0 и P1. Стандартная прошивка ПЗУ диспетчера памяти подразумевает следующую конфигурацию:

	* Страница 0 — ПЗУ BIOS на плате процессора. До 2-х ИС 2–8 Кб + 2–8 Кб.		* Страница 0 — ПЗУ BIOS на плате процессора. До 2-х ИС 2–8 Кб + 2–8 Кб.

Panther: /* Адресное пространство */

2026-04-01T08:07:11Z

Адресное пространство

← Предыдущая версия		Версия от 11:07, 1 апреля 2026
Строка 9:		Строка 9:

	[[Изображение:Irisha memory map.png\|500px\|center]]		[[Изображение:Irisha memory map.png\|500px\|center]]

			Полное адресное пространство платы процессора Ириши составляет 256 Кб, разбитое на 4 страницы по 64 Кб. Расширение адресных линий до 18 организовано с помощью двух дополнительных сигналов P0 и P1, которые выведены на шину. Эти линии управляются сигналами PC2 и PC3 регистра ВВ55 через специальное ПЗУ диспетчера памяти.

	Всего доступно 4 карты распределения памяти. Полученные варианты (для стандартной прошивки ПЗУ блока управления памятью) приведены на рисунке.		Всего доступно 4 карты распределения памяти. Полученные варианты (для стандартной прошивки ПЗУ блока управления памятью) приведены на рисунке.

	После сброса устанавливается карта 0. При этом на нижние адреса подключается ПЗУ, а на верхние – нулевая подстраница памяти видеоконтроллера.		После сброса устанавливается карта 0. При этом на нижние адреса подключается ПЗУ, а на верхние – нулевая подстраница памяти видеоконтроллера.

	Полное адресное пространство платы процессора Ириши составляет 256 Кб, разбитое на 4 страницы по 64 Кб. Расширение адресных линий до 18 организовано с помощью двух дополнительных сигналов P0 и P1, которые выведены на шину. Эти линии управляются сигналами PC2 и PC3 регистра ВВ55 через специальное ПЗУ диспетчера памяти.

	[[Изображение:Irisha MM ROM.png\|500px\|center]]		[[Изображение:Irisha MM ROM.png\|500px\|center]]

Panther: /* Адресное пространство */

2026-04-01T08:01:31Z

Адресное пространство

← Предыдущая версия		Версия от 11:01, 1 апреля 2026
Строка 10:		Строка 10:
	[[Изображение:Irisha memory map.png\|500px\|center]]		[[Изображение:Irisha memory map.png\|500px\|center]]

	~~В базовом варианте Ириша содержит два основных~~ блока ~~оперативной~~ памяти:		Всего доступно 4 карты распределения памяти. Полученные варианты (для стандартной прошивки ПЗУ блока управления памятью) приведены на рисунке.

			После сброса устанавливается карта 0. При этом на нижние адреса подключается ПЗУ, а на верхние – нулевая подстраница памяти видеоконтроллера.

			Полное адресное пространство платы процессора Ириши составляет 256 Кб, разбитое на 4 страницы по 64 Кб. Расширение адресных линий до 18 организовано с помощью двух дополнительных сигналов P0 и P1, которые выведены на шину. Эти линии управляются сигналами PC2 и PC3 регистра ВВ55 через специальное ПЗУ диспетчера памяти.

	~~# Память видеоконтроллера (до 64 Кб).~~		[[Изображение:Irisha MM ROM.png\|500px\|center]]
	~~# Память на дополнительной плате (64 Кб)~~.

	~~Каждый блок памяти разбит~~ на ~~4 подстраницы по 16~~ Кб.		Адрес ПЗУ формируется из трех адресных линий процессора A13, A14, A15, что позволяет управлять памятью подстраницами по 8Кб, и выходами ППА PC2 и PC3. Выходы подключаются следующим образом: MA14, MA15, MP0, MP1 — на шину, <span style="text-decoration: overline;">MS3</span>, <span style="text-decoration: overline;">MS4</span> — на ПЗУ BIOS (8+8 Кб), <span style="text-decoration: overline;">MS1</span>, <span style="text-decoration: overline;">MS2</span> в стандартной прошивке не используются.

	~~Плата процессора собственной~~ памяти ~~не содержит и использует память видеоконтроллера~~ и~~/или память на дополнительной плате~~.		Сигналы MC1 и MC2 формируются схемой монтажного ИЛИ элементами с открытым коллектором. Сразу после сброса они устанавливаются в 0 специальным триггером, что выбирает карту памяти 0. После обращения к ППА триггер устанавливается в 1 и эти линии начинают контролироваться выходами ВВ55.

	~~На плате процессора устанавливается~~ ПЗУ ~~(от 2 до 16 Кб).~~		ОЗУ всегда находится на дополнительных платах, которые должны обрабатывать в том числе дополнительные сигналы P0 и P1. Стандартная прошивка ПЗУ диспетчера памяти подразумевает следующую конфигурацию:

	~~Отображение страниц ОЗУ и~~ ПЗУ на ~~адресное пространство~~ процессора ~~управляется битами PC2 и PC3 регистра ВВ55~~ на плате ~~процессора~~.		* Страница 0 — ПЗУ BIOS на плате процессора. До 2-х ИС 2–8 Кб + 2–8 Кб.
			* Страница 1 — расширение ОЗУ. Реализуется либо отдельной платой расширения, либо [[Ириша/Модуль контроллера НГМД RTV*001.89 ТО\|контроллером НГМД]].
			* Страница 2 — ОЗУ на плате видеоконтроллера. Обычно используется как основное ОЗУ компьютера.
			* Страница 3 — не используется в стандартной прошивке.

	~~Всего доступно~~ 4 ~~карты распределения памяти~~. ~~Полученные варианты (для стандартной прошивки~~ ПЗУ ~~блока управления памятью) приведены на рисунке~~.		Каждая страница памяти разбита на 4 подстраницы по 16 Кб. Порядок подключения подстраниц в адресное пространство процессора также задается прошивкой ПЗУ диспетчера памяти через преобразование A14, A15 — MA14, MA15.

	~~После сброса~~ устанавливается ~~карта 0. При этом на нижние адреса подключается ПЗУ~~, ~~а на верхние~~ &~~ndash~~; ~~нулевая страница памяти видеоконтроллера~~.		ПЗУ BIOS на плате процессора устанавливается в две панельки, адресное пространство каждой — 8 Кб. Если устанавливаются ИС меньшей ёмкости, пространство до 8 Кб не используется.

	= Порты ввода-вывода =		= Порты ввода-вывода =

Panther: /* ППА */

2026-03-31T19:14:27Z

ППА

← Предыдущая версия		Версия от 22:14, 31 марта 2026
Строка 270:		Строка 270:
	\| style="text-align:center;" \| '''PC1''' \|\| colspan="2" \| Выход управления ПИ SO2		\| style="text-align:center;" \| '''PC1''' \|\| colspan="2" \| Выход управления ПИ SO2
	\|- style="border-bottom:hidden;"		\|- style="border-bottom:hidden;"
	\| style="text-align:center;" \| '''PC2''' \|\| colspan="2" \| Управление выбором рабочей карты памяти ~~MC0~~		\| style="text-align:center;" \| '''PC2''' \|\| colspan="2" \| Управление выбором рабочей карты памяти MS0
	\|- style="border-bottom:hidden;"		\|- style="border-bottom:hidden;"
	\| style="text-align:center;" \| '''PC3''' \|\| colspan="2" \| Управление выбором рабочей карты памяти ~~MC1~~		\| style="text-align:center;" \| '''PC3''' \|\| colspan="2" \| Управление выбором рабочей карты памяти MS1
	\|- style="border-bottom:hidden;"		\|- style="border-bottom:hidden;"
	\| style="text-align:center;" \| '''PC4''' \|\| colspan="2" \| Разрешение захвата системной магистрали: «1» — захват разрешён		\| style="text-align:center;" \| '''PC4''' \|\| colspan="2" \| Разрешение захвата системной магистрали: «1» — захват разрешён

Panther: /* Последовательный интерфейс */

2026-03-19T08:19:19Z

Последовательный интерфейс

← Предыдущая версия		Версия от 11:19, 19 марта 2026
Строка 299:		Строка 299:
	Канал 2 используется для обмена с бытовым магнитофоном и поддерживает скорости до 1200 бод. Метод и формат записи соответствует стандарту MSX.		Канал 2 используется для обмена с бытовым магнитофоном и поддерживает скорости до 1200 бод. Метод и формат записи соответствует стандарту MSX.

	Для полноценной работы магнитофон должен поддерживать вход отключения двигателя. Программа работы с магнитофоном использует бит PA7 ППА для вывода информации, выход DTR ВВ51 для управления двигателем и вход DSR для чтения данных.		Для полноценной работы магнитофон должен поддерживать вход отключения двигателя. Программа работы с магнитофоном использует бит PA7 ППА для вывода информации, выход DTR ВВ51 для управления двигателем и вход DSR для чтения данных. Полученные байты должны читаться из регистра данных ВВ51.

	= Параллельный интерфейс (ПИ) =		= Параллельный интерфейс (ПИ) =

Panther: extrom

2026-03-19T08:17:17Z

extrom

← Предыдущая версия		Версия от 11:17, 19 марта 2026
Строка 328:		Строка 328:

	Разрешение работы обоих каналов управляется выводом PC5 ППА (активный – низкий).		Разрешение работы обоих каналов управляется выводом PC5 ППА (активный – низкий).

			= Расширение ROM =

			Дополнительное ПЗУ подключается к специальному разъему на плате процессора. Размер может достигать 64 Кб. Доступ к содержимому производится через порт 14H – чтение передает следующий байт, запись сбрасывает счётчик.

			Наличие дополнительно ПЗУ определяется, если при чтении 65536 байт из порта 14H, хотя бы один полученный байт будет отличаться от FFH.

			Каждый файл содержит заголовок, в котором указан адрес загрузки, длина и название. Файлы идут последовательно, выравнивания по адресам нет. Файл может состоять из основного блока и нескольких экстентов. Формат записи файла в ПЗУ следующий:

			[[Изображение:Irisha ext rom.png\|400px\|center]]

	[[Категория:Ириша]]		[[Категория:Ириша]]

Panther: /* Порты ввода-вывода */

2026-03-14T19:03:01Z

Порты ввода-вывода

← Предыдущая версия		Версия от 22:03, 14 марта 2026
Строка 136:		Строка 136:
	\|-		\|-
	\| style="text-align:center;" \| 14H		\| style="text-align:center;" \| 14H
	\| style="text-align:center;" \| R		\| style="text-align:center;" \| R/<span style="text-decoration: overline;">W</span>
	\|\| ~~Регистр данных~~ расширения ROM		\|\| Порт расширения ROM. Чтение – получение следующего байта. Запись – сброс счетчика.
	\|\|		\|\|

Строка 165:		Строка 165:

	\|}		\|}


	= Видеоконтроллер =		= Видеоконтроллер =