Просмотр кода страницы К588ВИ1/МПСиС-1987-01

{{ДИ|Автор=Кушарев В.Н., Свиридович В.С., Чернуха Б.И., Бобков В.А., Ключников В.П., Нижникова H.В. |Источник=Микропроцессорные средства и системы. 1987, №1}}
<gallery>
MPSS-1987-01-p12r.jpg
MPSS-1987-01-p13.jpg
MPSS-1987-01-p14.jpg
</gallery>

УДК 621.3.049

В. Н. Кушарев, В. С. Свиридович, Б. Н. Чернуха, В. А. Бобков, В. П. Ключников, Н. В. Нижникова

'''ТАЙМЕР К588ВИ1'''

Двухканальный таймер К588ВИ1 применяется в составе микропроцессорного комплекта совместно с селектором адреса (СА) К588ВТ1 и контроллером прерываний К588ВН1.

: Рис 1. Структурная схема таймера К588ВИ1

В состав таймера входят (рис 1): два 16-разрядных суммирующих счетчика СТ1 и СТ2, каждый из которых образует свой канал; блок управления (БУ), организующий по заданным условиям управление таймером; входной регистр (ВР), осуществляющий электрическое согласование таймера с информационным каналом МПИ D0…D15. входной промежуточный регистр (ВПР) счетчика СТ1, служащий для хранения кода коэффициента деления при работе таймера в режиме программируемого делителя частоты, независимый делитель частоты (ДЧ), выполненный на основе 7-разрядного суммирующего счетчика, выходы которого по

сигналу «начальная установка» ({{overline|R}}) устанавливаются в «1», коэффициенты деления 2, 4, 16, 32, 64, 128; 10-разрядный регистр состояния (PC), определяющий режим и условия работы таймера, разряды которого по сигналу {{overline|R}} устанавливаются в «0» и имеют следующее назначение:

РС0 используется в прикладных программах;

PC1 определяет режим работы СТ1. При РС1=1 канал СТ1 работает в режиме программируемого интервального таймера, а при РС1=0 — в режиме программируемого делителя частоты;

РС2, РС3 определяют условия запуска СТ1 в режиме программируемого интервального таймера. При РС2=0 РС3=1 запуск СТ1 осуществляется под действием сигнала, поступающего на управляющий вход {{overline|СО1}}. При РС2=РС3=0 запуск СТ1 происходит под действием сигнала, поступающего на тактирующий вход С1. При РС2=1. РСЗ=0 происходит блокировка СТ1;

РС4, РС5 определяют условия запуска СТ2. При РС4=0, РС5=1 запуск СТ2 осуществляется под действием сигнала, поступающего на управляющий вход {{overline|СО2}}. При РС4=РС5=0 запуск СТ2 происходит под действием сигнала, поступающего на тактирующий вход С2. Состояние РС4=1, РС5=0 соответствует блокировке СТ2;

: Рис. 2. Условное графическое обозначение микросхемы К588ВИ1: а — по порядку расположения выводов, б — по функциональному назначению выводов

{| class=standard
|+ Назначение выводов таймера К588ВИ1
! Вывод !! Назначение, наименование
|-
| 1 || Тактирующий вход делителя частоты FIN
|-
| 2,3 || Требование прерывания СТ1 и СТ2 {{overline|IRQ1}}, {{overline|IRQ2}}
|-
| 4 || Сброс сигнала {{overline|ISR1}}
|-
| 5 || Сброс сигнала {{overline|ISR2}}
|-
| 6…13, 27, 28 || Входы (выходы) информационного канала D0…D9
|-
| 29…34 || Входы информационного капала D10…D15
|-
| 14 || Объединение счетчиков (инверсный выход 16 триггера СТ1) {{overline|СО3}}
|-
| 15, 16 || Управляющие входы СИ и CТ2 {{overline|CO1}} и {{overline|СО2}}
|-
| 17 || Тактирующий вход СТ1 {{overline|С1}}
|-
| 18 || Тактирующий вход СТ2 {{overline|С2}}
|-
| 19 || Запись {{overline|RD}}
|-
| 20 || Чтение {{overline|WR}}
|-
| 21 || Общий OV
|-
| 22 || Ответ AN
|-
| 23 || Выбор PC {{overline|CS3}}
|-
| 24 || Выбор СТ1 {{overline|CS2}}
|-
| 25 || Выбор СТ2 {{overline|CS1}}
|-
| 26 || Начальная установка {{overline|R}}
|-
| 35…41 || Выходы делителя FD1…FD7
|-
| 42 || Питание Ucc
|}

PC6, PC7 — разряды маски прерывания СТ1, СТ2. При РС6=0 блокируется выдача сигнала {{overline|IRQ1}} СТ1, а при РС7=0 — выдача сигнала {{overline|IRQ2}} СТ2;

РС8, РС9 — разряды фиксации прерывания СТ1 и СТ2. При переходе разрядов СТ1, СТ2 из «1» в «О» возникает условие появления сигналов {{overline|IRQ1}} и {{overline|IRQ2}}, по которому в разряды РС8, РС9 записываются «1», независимо от содержания разрядов РС6, РС7.
Условное графическое обозначение микросхемы К588ВИ1 приведено на рис. 2, Назначение выводов — в таблице.

Наличие выхода {{overline|СО3}} позволяет объединять СТ1 и СТ2, для чего выход {{overline|СО3}} соединяется со входом {{overline|С2}}, Оба канала таймера независимы и могут работать в режиме программируемого интервального таймера, а канал СТ1 — в режиме программируемого делителя частоты с коэффициентом деления 1…2^12. При включении напряжения питания проводится начальная установка таймера подачей на вход {{overline|R}} импульса длительностью не менее 500 нс, по которому разряды PC и выходы ДЧ устанавливаются в исходное состояние, а выходы {{overline|IRQ1}}, {{overline|IRQ2}} — в «1». Основные технические характеристики таймера приведены ниже.

<small>
'''Основные характеристики таймера К588ВИ1.'''<br />
Т=-60…+85°С<br />
Напряжение питания Ucc, В . . . . 5±10 %<br />
Ток потребления в статическом режиме, мА, не более . . 0,2<br />
Ток утечки но входам, мкА, не более . . 20<br />
Выходным ток низкого уровня при выходном напряжении 0,4 В, мА, не менее . . . 0,8<br />
Выходной ток высокого уровня при выходном напряжении источника питания 0,4 В, мА, не менее . . . 0,4<br />
Время задержки сигнала AN относительно сигналов {{overline|WR}}, {{overline|RD}}, нс, не более . . . 250
</small>

Конструктивно микросхема К588ВИ1 выполнена в плоском 42-выводном металлокерамическом корпусе 429.42-3.

: Рис. 3. Режим записи данных

: Рис. 4. Режим чтения данных

Временная диаграмма записи данных в PC, СТ1, СТ2 приведена на рис. 3. Селектор адреса, дешифровав адрес, поступающий из ЦП, устанавливает сигнал CSi в «0», где i=1,2,3, по которому происходит выбор соответствующего регистра (PC, СТ1, СТ2). Центральный процессор устанавливает данные на шинах D0…D15, которые записываются в таймер по приходу с селектора сигнала {{overline|RD}}=0, после чего таймер информирует селектор адреса об окончании записи данных установкой сигнала {{overline|AN}} в «0». Селектор, получив сигнал {{overline|AN}}=0, информирует ЦП об окончании записи данных и устанавливает сигнал в «1», по которому таймер устанавливает сигнал {{overline|AN}} в «1». На этом запись данных в таймер заканчивается.

Чтение информации, записанной в таймер, возможно лишь из PC, причем информация из разрядов РС0…РС7 считывается инверсно (рис. 4).

: Рис. 5. Режим программируемого интервального таймера

: Рис. 6. Режим программируемого делителя частоты

: Рис. 7. Пример включения таймера

Временная диаграмма работы каналов таймера в режиме программируемого интервального таймера приведена на рис 5. После записи кодов временных интервалов в СТ1, СТ2, установки условий работы и режима в PC в соответствии с рис. 3 с внешнего устройства поступают сигналы {{overline|СО1}}=0, {{overline|СО2}}=0. Они разрешают счет импульсов СТ1 и СТ2, поступающих на тактирующие входы {{overline|Cl}}, {{overline|С2}}. При установлении триггера СТ1 в «1» на выходе {{overline|СО3}} формируется «0», а при переходе всех триггеров СТ1, СТ2 из «1» в «0» таймер формирует сигналы {{overline|СО3}}=1, {{overline|IRQ1}}=0, {{overline|IRQ2}}=0 при РС6, РС7=1. Установка сигналов {{overline|IRQ1}}, {{overline|IRQ2}} в «1» происходит под действием сигналов {{overline|ISR1}}=0, {{overline|ISR2}}=0, поступающих с внешнего устройства, либо при записи в РС8…РС9.

Временная диаграмма работы канала СТ1 таймера в режиме программируемого делителя частоты приведена на рис. 6. В счетчик СТ1 записывается код деления частоты исходя из того, что Т=Т1 (2^12—К), где Т — период следования импульсов на выходе СТ0, ТПР1; T1 — период следования импульсов, поступающих на тактирующий вход С1; К — десятичное число, записанное в двоичном коде с D4…D15 в ВПР.

В PC записываются режимы и условия работы, после чего канал СТ1 таймера начинает работать в данном режиме. На выходах {{overline|IRQ1}}, {{overline|СО3}} микросхемы формируются импульсы с заданным периодом следования.

Возможная схема включения таймера приведена на рис. 7. Селектор адреса осуществляет согласование таймера с системной магистралью межмодульного параллельного интерфейса и контроллером прерываний, организующим запрос на прерывания центрального процессора по сигналам «требование прерывания» ({{overline|IRQl}}, {{overline|IRQ2}}).

''Статья поступила 11 сентября 1986 г.''

«Микропроцессорные средства и системы», № 1, 1987

[[Категория:Микропроцессорные комплекты]]