Emuverse - Вклад [ru]

ARCTangent

2017-11-06T19:19:11Z

Sauron: дополнение

'''ARCTangent''' — микропроцессорная архитектура RISC-системы. Была разработана компанией [[ARC International]]. В настоящее время разработкой занимается компания [[Synopsys]]. Применяется в контроллерах USB-флешек, фоторамках, автомобильных блоках управления, системе [[Intel AMT]] и некоторых моделях смартфонов.

Производители процессоров этой архитектуры могут разрабатывать расширения, для чего в архитектуре предусмотрены свободные коды инструкций и коды регистров. Примерами расширений являются декодер Витерби, [[MMU]], [[USB]]-хост.

Размер машинного слова процессора — 32 бита.

Существуют 3 разновидности архитектуры: устаревшая [[ARCv2]], [[ARCTangent-A4]], в которой инструкции имеют размер 4 байта, и [[ARCCompact]], в которой инструкции имеют размер 2 или 4 байта. В настоящее время компания — разработчик архитектуры поддерживает только ARCCompact.

== Регистры ==
Регистры основного набора имеют номера от 0 до 63.
{| class="wikitable"
|-
! Условное обозначение
! Описание
|-
| r0-r28
| Регистры общего назначения (регистр r28 обычно используется как указатель стека, но специальных инструкций для работы со стеком нет)
|-
| ILINK1, ILINK2
| Указатели возврата для обработчиков прерываний
|-
| BLINK
| Указатель возврата для функций
|-
| 32-59
| Зарезервировано для использования в расширениях
|-
| LOOP_COUNT
| Счётчик числа итераций
|-
| 61, 63
| Указывает, что операнд закодирован непосредственно в младших 9 битах команды
|-
| 62
| Указывает, что операнд закодирован непосредственно в следующем за командой машинном слове
|}

== Разработка ==

[[Категория:Микропроцессоры]]

ARCTangent

2017-11-06T19:17:33Z

Sauron: дополнение

'''ARCTangent''' — микропроцессорная архитектура RISC-системы. Была разработана компанией [[ARC International]]. В настоящее время разработкой занимается компания [[Synopsys]]. Применяется в контроллерах USB-флешек, фоторамках, автомобильных блоках управления, системе [[Intel AMT]] и некоторых моделях смартфонов.

Производители процессоров этой архитектуры могут разрабатывать расширения, для чего в архитектуре предусмотрены свободные коды инструкций и коды регистров. Примерами расширений являются декодер Витерби, [[MMU]], [[USB]]-хост.

Размер машинного слова процессора — 32 бита.

Существуют 2 разновидности архитектуры: [[ARCTangent-A4]], в которой инструкции имеют размер 4 байта, и [[ARCCompact]], в которой инструкции имеют размер 2 или 4 байта. В настоящее время компания — разработчик архитектуры поддерживает только ARCCompact.

== Регистры ==
Регистры основного набора имеют номера от 0 до 63.
{| class="wikitable"
|-
! Условное обозначение
! Описание
|-
| r0-r28
| Регистры общего назначения (регистр r28 обычно используется как указатель стека, но специальных инструкций для работы со стеком нет)
|-
| ILINK1, ILINK2
| Указатели возврата для обработчиков прерываний
|-
| BLINK
| Указатель возврата для функций
|-
| 32-59
| Зарезервировано для использования в расширениях
|-
| LOOP_COUNT
| Счётчик числа итераций
|-
| 61, 63
| Указывает, что операнд закодирован непосредственно в младших 9 битах команды
|-
| 62
| Указывает, что операнд закодирован непосредственно в следующем за командой машинном слове
|}

== Разработка ==

[[Категория:Микропроцессоры]]

ARCTangent

2017-11-06T19:12:39Z

Sauron: дополнение

'''ARCTangent''' — микропроцессорная архитектура RISC-системы. В настоящее время разработкой занимается компания [[Synopsys]]. Применяется в контроллерах USB-флешек, фоторамках, автомобильных блоках управления, системе [[Intel AMT]]. Производители процессоров этой архитектуры могут разрабатывать расширения, для чего в архитектуре предусмотрены свободные коды инструкций и коды регистров.

Размер машинного слова процессора — 32 бита.

Существуют 2 разновидности архитектуры: [[ARCTangent-A4]], в которой инструкции имеют размер 4 байта, и [[ARCCompact]], в которой инструкции имеют размер 2 или 4 байта. В настоящее время компания — разработчик архитектуры поддерживает только ARCCompact.

== Регистры ==
Регистры основного набора имеют номера от 0 до 63.
{| class="wikitable"
|-
! Условное обозначение
! Описание
|-
| r0-r28
| Регистры общего назначения (регистр r28 обычно используется как указатель стека, но специальных инструкций для работы со стеком нет)
|-
| ILINK1, ILINK2
| Указатели возврата для обработчиков прерываний
|-
| BLINK
| Указатель возврата для функций
|-
| 32-59
| Зарезервировано для использования в расширениях
|-
| LOOP_COUNT
| Счётчик числа итераций
|-
| 61, 63
| Указывает, что операнд закодирован непосредственно в младших 9 битах команды
|-
| 62
| Указывает, что операнд закодирован непосредственно в следующем за командой машинном слове
|}

== Разработка ==

[[Категория:Микропроцессоры]]

ZX Spectrum

2017-08-16T18:22:32Z

Sauron: категория

{{Emuverse}}

[[Изображение:ZXSpectrum48k.jpg|300px|right|thumb|Фирменный ZX Spectrum 48 (1982 г.)]]
'''ZX Spectrum''' — персональный компьютер, созданный английской компанией Sinclair Research Ltd на микропроцессоре [[Z80]] фирмы Zilog.

== Ссылки ==
* См. статью в Википедии: [[:w:ZX Spectrum#Ссылки|ZX Spectrum]]
* [http://trd.speccy.cz/book.htm Электроные версии книг по Спектруму]
* [http://speccy.info/ SpeccyWiki]
* [http://zxpress.ru/ Библиотека]

== Документация ==

=== Оригинальный Spectrum ===
* {{djvu}} [http://www.emuverse.ru/downloads/computers/ZX/docs/zx_trdos.zip ZX-Spectrum & TR-DOS для пользователей и программистов]
** Архитектура ZX Spectrum 48
** Архитектура ZX Spectrum 128
** Система команд Z80
** TR-DOS
** Интерфейс Beta Disk
* [[Радиолюбитель 1994-02,03/Спектрум-128|Переделка Спектрум-48 в Спектрум-128]] (Статья из журнала «Радиолюбитель»)
** Описание отличий в архитектуре

=== Дубна ===
* [[w:Дубна 48К|Статья в Википедии]]
* {{djvu|Персональный компьютер «Дубна». |Руководство по эксплуатации. Альбом схем|computers/ZX/docs/clones/Dubna/Dubna_RE_E3.djvu}} (Сканирование [http://www.phantom.sannata.ru/forum/index.php?m=profile&u=1805 Tigriss])
* {{djvu|Персональный компьютер «Дубна». |Бейсик. Техническое описание|computers/ZX/docs/clones/Dubna/Dubna_Basic_TO.djvu}} (Сканирование [http://www.phantom.sannata.ru/forum/index.php?m=profile&u=1805 Tigriss])

=== Прочие ===
* {{djvu|Электроника КР-05. |Руководство по эксплуатации.|computers/ZX/docs/clones/KR05.djvu}} (Сканирование [http://www.phantom.sannata.ru/forum/index.php?m=profile&u=1805 Tigriss])

== Файлы ==
* {{rom}} [http://www.emuverse.ru/downloads/computers/ZX/firmware/ZXSpectrum48/ZXSpectrum48.rom ПЗУ ZX Spectrum 48]
* {{rom}} [http://www.emuverse.ru/downloads/computers/ZX/firmware/ZXSpectrum128/ZXSpectrum128.rom ПЗУ ZX Spectrum 128]

[[Категория:ZX Spectrum|*]]

MIPS

2017-08-16T17:10:04Z

Sauron: /* Регистры */ оформление

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:

{| class="wikitable" border="1"
|-
! Номер
! Псевдоним
! Описание
|-
| 0
| <code>$zero</code>
| Константа 0
|-
| 1
| <code>$at</code>
| Зарезервировано для ассемблера
|-
| 2—3
| <code>$v0-v1</code>
|
|-
| 4—7
| <code>$a0-a3</code>
|
|-
| 8—15
| <code>$t0-t7</code>
|
|-
| 16—23
| <code>$s0-s7</code>
|
|-
| 24—25
| <code>$t8-t9</code>
|
|-
| 26—27
| <code>$k0-k1</code>
| Зарезервировано для ядра операционной системы
|-
| 28
| <code>$gp</code>
| Указатель на глобальные данные
|-
| 29
| <code>$sp</code>
| Указатель стека
|-
| 30
| <code>$fp</code>
| Указатель на кадр локальных данных
|-
| 31
| <code>$ra</code>
| Адрес возврата из процедуры
|}

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

[[Категория:Микропроцессоры]]

MIPS

2017-08-16T17:06:33Z

Sauron: /* Регистры */

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:

{| class="wikitable" border="1"
|-
! Номер
! Псевдоним
! Описание
|-
| 0
| <code>$zero</code>
| Константа 0
|-
| 1
| <code>$at</code>
| Зарезервировано для ассемблера
|-
| 2-3
| <code>$v0-v1</code>
|
|-
| 4-7
| <code>$a0-a3</code>
|
|-
| 8-15
| <code>$t0-t7</code>
|
|-
| 16-23
| <code>$s0-s7</code>
|
|-
| 24-25
| <code>$t8-t9</code>
|
|-
| 26-27
| <code>$k0-k1</code>
| Зарезервировано для ядра операционной системы
|-
| 28
| <code>$gp</code>
| Указатель на глобальные данные
|-
| 29
| <code>$sp</code>
| Указатель стека
|-
| 30
| <code>$fp</code>
| Указатель на кадр локальных данных
|-
| 31
| <code>$ra</code>
| Адрес возврата из процедуры
|}

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

[[Категория:Микропроцессоры]]

MIPS

2017-08-14T18:00:21Z

Sauron: /* Ссылки */ категория

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:

* 0 <code>$zero</code> — константа 0
* 1 <code>$at</code> — зарезервировано для ассемблера
* 2-3 <code>$v0-v1</code>
* 4-7 <code>$a0-a3</code>
* 8-15 <code>$t0-t7</code>
* 16-23 <code>$s0-s7</code>
* 24-25 <code>$t8-t9</code>
* 26-27 <code>$k0-k1</code>
* 28 <code>$gp</code> — указатель на глобальные данные
* 29 <code>$sp</code> — указатель стека
* 30 <code>$fp</code> — указатель на кадр локальных данных
* 31 <code>$ra</code> — адрес возврата из процедуры

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

[[Категория:Микропроцессоры]]

ARCTangent

2017-08-14T17:57:13Z

Sauron: викификация

'''ARCTangent''' — микропроцессорная архитектура RISC-системы. В настоящее время разработкой занимается компания [[Synopsys]]. Применяется в контроллерах USB-флешек, фоторамках, автомобильных блоках управления, системе [[Intel AMT]]. Производители процессоров этой архитектуры могут разрабатывать расширения, для чего в архитектуре предусмотрены свободные коды инструкций и коды регистров.

Размер машинного слова процессора — 32 бита.

== Регистры ==
Регистры основного набора имеют номера от 0 до 63.
{| class="wikitable"
|-
! Условное обозначение
! Описание
|-
| r0-r28
| Регистры общего назначения (регистр r28 обычно используется как указатель стека, но специальных инструкций для работы со стеком нет)
|-
| ILINK1, ILINK2
| Указатели возврата для обработчиков прерываний
|-
| BLINK
| Указатель возврата для функций
|-
| 32-59
| Зарезервировано для использования в расширениях
|-
| LOOP_COUNT
| Счётчик числа итераций
|-
| 61, 63
| Указывает, что операнд закодирован непосредственно в младших 9 битах команды
|-
| 62
| Указывает, что операнд закодирован непосредственно в следующем за командой машинном слове
|}

[[Категория:Микропроцессоры]]

MIPS

2017-08-14T17:55:22Z

Sauron: /* Регистры */ псевдонимы

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO. Регистры обозначаются <code>r0</code>-<code>r31</code>. Регистр <code>r0</code> доступен только для чтения и содержит константу 0. По соглашению, для регистров общего назначения существуют псевдонимы:

* 0 <code>$zero</code> — константа 0
* 1 <code>$at</code> — зарезервировано для ассемблера
* 2-3 <code>$v0-v1</code>
* 4-7 <code>$a0-a3</code>
* 8-15 <code>$t0-t7</code>
* 16-23 <code>$s0-s7</code>
* 24-25 <code>$t8-t9</code>
* 26-27 <code>$k0-k1</code>
* 28 <code>$gp</code> — указатель на глобальные данные
* 29 <code>$sp</code> — указатель стека
* 30 <code>$fp</code> — указатель на кадр локальных данных
* 31 <code>$ra</code> — адрес возврата из процедуры

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

MIPS

2017-08-14T17:45:35Z

Sauron: /* Управляющий сопроцессор */ EJTAG

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

Также этот сопроцессор ответственен за механизм внутрисхемной отладки [[EJTAG]]. EJTAG предназначен для отладки ПО, выполняющегося на MIPS-процессоре через подключение посредством [[JTAG]]. EJTAG стандартизирован в документах MIPS EJTAG Specification.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

MIPS

2017-08-14T17:38:40Z

Sauron: источники

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.

== Управляющий сопроцессор ==
В состав CPU, как правило, входит управляющий сопроцессор. Он предназначен для управления памятью, исключениями, отладкой, запроса идентификации процессора. В состав сопроцессора входят несколько десятков (точное число зависит от реализации) управляющих регистров.

== Ссылки ==
'''MIPS32™ Architecture For Programmers'''
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol1.pdf Volume I: Introduction to the MIPS32™ Architecture]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol2.pdf Volume II: The MIPS32™ Instruction Set]
* [http://www.cs.cornell.edu/courses/cs3410/2008fa/MIPS_Vol3.pdf Volume III: The MIPS32™ Privileged Resource Architecture]

MIPS

2017-08-14T17:34:09Z

Sauron: +управляющий сопроцессор

MIPS

2017-08-14T17:30:21Z

Sauron: Новая страница: «'''MIPS''' — 32-битная RISC-архитектура процессоров. == Регистры == Процессор MIPS содержит 32 регис…»

'''MIPS''' — 32-битная RISC-архитектура процессоров.

== Регистры ==
Процессор MIPS содержит 32 регистра общего назначения, счётчик команд, специальные регистры HI и LO.

ARCTangent

2017-03-08T14:28:16Z

Sauron: регистры

'''ARCTangent''' — микропроцессорная архитектура RISC-системы. В настоящее время разработкой занимается компания [[Synopsys]]. Применяется в контроллерах USB-флешек, фоторамках, автомобильных блоках управления, системе Intel AMT. Производители процессоров этой архитектуры могут разрабатывать расширения, для чего в архитектуре предусмотрены свободные коды инструкций и коды регистров.

Размер машинного слова процессора — 32 бита.

== Регистры ==
Регистры основного набора имеют номера от 0 до 63.
{| class="wikitable"
|-
! Условное обозначение
! Описание
|-
| r0-r28
| Регистры общего назначения (регистр r28 обычно используется как указатель стека, но специальных инструкций для работы со стеком нет)
|-
| ILINK1, ILINK2
| Указатели возврата для обработчиков прерываний
|-
| BLINK
| Указатель возврата для функций
|-
| 32-59
| Зарезервировано для использования в расширениях
|-
| LOOP_COUNT
| Счётчик числа итераций
|-
| 61, 63
| Указывает, что операнд закодирован непосредственно в младших 9 битах команды
|-
| 62
| Указывает, что операнд закодирован непосредственно в следующем за командой машинном слове
|}

[[Категория:Микропроцессоры]]

ARCTangent

2017-03-08T14:17:22Z

Sauron: Новая страница: «'''ARCTangent''' — микропроцессорная архитектура RISC-системы. В настоящее время разработкой зан…»